PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-087575

(43)Date of publication of application: 21.05.1984

(51)Int.CI.

G06F 15/332

(21)Application number: 57-196802

(71)Applicant: FUJITSU LTD

(22)Date of filing:

11.11.1982

(72)Inventor: MIYANO YOSHINOBU


HASHIGUCHI KOJI

(54) DATA REARRANGING CIRCUIT

(57)Abstract:

PURPOSE: To output an internal data to the outside without losing it and to execute a maintenance and a diagnosis by constituting a multiplexer so that an external input to the rearranging upper face or an output of the rearranging lower face can be selected.

CONSTITUTION: An input of a rearranging CT upper face 13a is constituted so that an external input or an output of a CT lower face 13b can be selected by a multiplexer 15. By selecting the output of the CT lower face 13b as the input of the CT upper face 13a, a loop is formed in the inside. In this case, by an input of clock pulses of 2n pieces, a series output of the CT upper face 13a is inputted to a series input of the CT lower face 13b ay a bit correspondence, and also the output of the CT lower face 13b can be inputted to the CT upper face 13a. In this way, by forming the loop in the inside, a data of the CT inside is not lost but can be outputted to the outside.



(B)



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(9) 日本国特許庁 (JP)

①特許出願公開

♥ 公開特許公報 (A)

昭59—87575

⑤ Int. Cl.³G 06 F 15/332

識別記号

厅内整理番号 7056-5B 砂公開 昭和59年(1984)5月21日

発明の数 1 審査請求 有

(全 4 頁)

◎データ並び換え回路

创特

頁 昭57一196802

包出

願 昭57(1982)11月11日

の発明者 7

川崎市中原区上小田中1015番地

富士通株式会社内

@発 明 者 橋口幸治

川崎市中原区上小田中1015番地

富士通株式会社内

切出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

邳代 理 人 弁理士 青木朗

外3名

97 40 5

1. 妈明の名称

データ派び換え回路

2. 特許請求の飛辺

8. 弱弱の評別な説明

(1) 発明の投術分野

本站明は高速フーリエ変換におけるアルゴリス

ムを並列パイプラインで死犯するための回路に用 いるデータ並び換え回路(コーナターナ、以下 CTと肺欲する)に関するものである。

四 技術の特象

N個のデータ(N=r,×r,、N, r,, r, はともにを以上の疑惑)の服骸フーリエ恋換(以下DFTと称する)を行なう同路は隔速フーリエ破換(以下FFTと称する)という手法を採用することが多い。FFTとはN点ひFTをr,点ひFTとr,点DFTとに分解して飛び回数を減らしょり違いDFTを行なうための手法である。

このFFTアルゴリズムを並列パイプラインで 実現した回路には第1図の財政例で示すようにそ の回路中にCTを必要とする。故1図の構改例に かいて1はCTを、2は「点DFT(また性FFT) を、8はCTを、4はひねり係数供給固格を、5 は「以DFT(また性FFT)をそれぞれ示し、 回路1により「個のデータを同時入刀して回路5 により「個のデータの同時山刀を行なう」とこに かいて回路1は必ずしも必要ではない。

(3) 従来技術と問題点

使来のシフトレジスタを使用したCTの個路について脱明する。まず第2回はCTの解放要素となる Rビットシフトレジスタであって、1ビット限列入力端子10h に、 Rビット並列入力端子11 a、……11 n と Rビット 北列山力端子12 a、……11 n と Rビット 北列山力端子12 a、……12 n および 図示しないが阿列入力、 飛列入力選択端子とクロック入力端子を省している。またmピットシフトレジスタを 2 個以上直列に接続して n ビットシフトレジスタを 2 個以上直列に接続して n ビットシフトレジスタを形成することも考えられる。

との n ピットピットシフトレジスタを称 2 図の ととく n 個並列に並べたピット行列13 a. 13b を作る。と N に 13 a を C T 上版、 13 b を C T 下面と称する n 解 2 図にかいて C T 上面の Aij は むから l 神自のシフトレシスタの j ピット目を頼 班し、 C T 下面の Bil は 上から i 帝目のシフトレ シスタの j ピット目を表現している (). 」 = 1, …… n)。 そしてピット Aij がピット Bil へ 複写 されるように C T 上側 1 3 a の名シフトレシスタ

保守験所を可能にしたCTを提供することを目的 とするものである。

切 毎月の間以

(6) 强明的照解组

以下本発明にからる契腕所を図面によってが剃に眼明する。

の並列山刀端子をCT下面13bの並列入力陽子
へ接続する。以上によりn²似のデータを並べ換え
るCTが延退される。倒々のデータが k ビートよ
りなる場合はCTを k 値用いることに たる。

つぎにれる図のCTの畑作を別も図について批明する。都も図に示すごとくタロックパルスが入力される低にCT上面13。はデータをシフトしながらデータを外部より取り込むと同時にCT下面13bはデータをシフトしながら出力する。ロテータの取り込みが完了する。そのつぎのクロックパルスに回柳してCT下面13bへの並列入力の号を上げるとCT下面へパラレルロードされる。

かりる代の図に示すごとき従来のじてにないて は卵作中のFFT回路を止めて保守診断してCT 内部のデーメを失うことなく外形に出力すること ができなかった。

似 旅野口目的

不死明はこの従来技術の久点にかんが今内配の ゲータを失りことをく外部に出力するようにして

B5関W. (B)は本勢別の1 利益側を示す。115 図(Mに示すととく本勢男の智欲とするところは

CT上前13 kの位列川刀をCT下面13 bの位列ス力に振続し、CT下面13 bの出力をマルチ
ブレクサ15の1つの入力に接続し、マルチブレ
クサ15にかいてはCT上前13 kに対する外部
入力とCT下面13 hの出力のど与らかを選択で
きるようにしている。をおする「図(A)においてはト
ライステートゲート16をCT下配13 bの出力
に接続し、CT上面13 aの出力を外部にとりた
せるようにし、且つCT上面13 a、CT下面
13 bに対している。

第5回以のごと(CT上町13aの入力をマルチプレクサ15により外部入力とCT下回13bの出力の何れかを選択できるようにしたことにより、CT上面13aの入力としてCT下面13bの出力を選択したときに内部にループが形成される。このとき2n何のクロックベルスの入力によってビット対応によってCT上面13aの取列出

117 1187 4

特開取59-87575(3)

 $\Lambda_{1n} \rightarrow B_{1n}$ 、 $\Lambda_{1n} \rightarrow B_{1n}$ … … . $\Lambda_{nn} \rightarrow B_{nn}$ のようにデータを入刀し、且つじて下面13日からじて上面13mに対しては、

 $B_{11} \rightarrow A_{11}$. $B_{21} \rightarrow A_{21}$. …….. $B_{n,1} \rightarrow A_{n,1}$ のどと(データを送出する。

かくのごとく内部でルーブを形成することによりCT内部のデータを失うことなく外部に出力することができる。とれは物作中のFFT回路を止めて保守診断するにあたっよとくに有利である。

さらにCT下間の出力にトライステートゲート 翻御国際を設け、且つ第5回側のとときクロック 側御国際を追加することにより第6回に示すでと く小容能のCTを製架としてより大容疑の襲政倍 に拡張したCTを形成することができ、修にCT を1個の批択国際に気欲するとき非常に利利とを るn


(7) 発明の効果

以上和側に限例したでとく、本法的によれば、 CT内部のデータを失うことなく外部に出力する ことができ、保守、除断に便利であり、また小な 扱のCTを整数倍のCTに拡張することも容易で あり、本籍別の効果は取る大である。


4. 図面の簡単を説明


部1関はドド丁の内収の1例を示すプロ・クタ、 第2関かよびず3関は従来のシフトレジスタを使 用したCT回絡の契筋例、明1回はぼ3関の動作 を説明するタイムチャート、部5回は本発明にか かる1、発輸例のプロ・ク図、第6回は本発明の応 用例を示すプロック図である。

第1図



第 3 図





第 6 図

